Что строится в современных компьютерах на основе триггеров
1 В английском языке триггер называется flip-flop.
В современных компьютерах на основе триггеров строится быстродействующая оперативная память. Один триггер способен хранить один бит данных. Соответственно, для того, чтобы запомнить 1 байт информации, требуется 8 триггеров, а для хранения 1 килобайта данных — 8 • 1024 = 8192 триггера.
RS-триггер можно построить на двух элементах «И-НЕ» или на двух элементах «ИЛИ-HE». На рисунке 3.26 показано условное обозначение RS-триггера, внутреннее устройство триггера на элементах «ИЛИ-HE» и его таблица истинности.
Триггер использует так называемые обратные связи — сигналы с выходов схем «ИЛИ-HE» поступают на вход соседней схемы. Именно это позволяет хранить информацию.
Построим таблицу истинности триггера. Начнем с варианта, когда S = 0 и R = 1. Элемент «ИЛИ-HE» в нижней части схемы можно заменить на последовательное соединение элементов «ИЛИ» и «НЕ». Независимо от второго входа, на выходе «ИЛИ» будет 1, а на выходе «НЕ» — ноль. Это значит, что Q = 0 (рис. 3.27).
Тогда на входе другого элемента «ИЛИ-HE» будут два нуля, а на выходе Q — единица (рис. 3.28).
Поскольку основным выходом считается Q, мы записали в триггер значение 0. Схема симметрична, поэтому легко догадаться, что при S = 1 и R = 0 мы запишем в триггер 1 (Q = 1).
Теперь рассмотрим случай, когда S = 0 и R = 0. На входе первого элемента «ИЛИ» будет сигнал Q + 0 = Q, поэтому на выходе Q останется его предыдущее значение (рис. 3.29).
Аналогично легко показать, что на выходе Q тоже остаётся его предыдущее значение. Это режим хранения бита.
Для случая S = 1 и R = 1 мы увидим, что оба выхода становятся равны нулю — в этом нет смысла, поэтому такой вариант запрещён.
Для хранения многоразрядных данных триггеры объединяются в единый блок, который называется регистром. Регистры (размером от 8 до 64 битов) используются во всех процессорах для временного хранения промежуточных результатов.
Над регистром, как над единым целым, можно производить ряд стандартных операций: сбрасывать (обнулять), заносить в него код и т. д. Часто регистры способны не просто хранить информацию, но и обрабатывать её. Например, существуют регистры- счётчики, которые подсчитывают количество импульсов, поступающих на вход.
Следующая страница 
Сумматор
Cкачать материалы урока
Тест с ответами: “Логические элементы”
1. На основе логических элементов ИЛИ и НЕ строится:
а) стрелка Пирса +
б) штрих Шеффера
в) исключающее ИЛИ
2. Если проинвертировать выход логического элемента И, то получится элемент под названием:
а) исключающее ИЛИ
б) штрих Шеффера +
в) стрелка Пирса
3. Для какого логического элемента справедливо высказывание «Результат этой операции равен нулю в том случае, когда на входы подаются нули. В остальных случаях результат всегда равен единице»:
а) И-НЕ
б) ИЛИ-НЕ
в) ИЛИ +
4. Для какого логического элемента справедливо высказывание «Результат равен 1 только в том случае, когда на входы данного элемента подаются две единицы. Во всех остальных случаях результат равен нулю»:
а) И +
б) ИЛИ
в) ИЛИ-НЕ
5. Какой из логических элементов имеет один вход и один выход:
а) конъюнкция
б) дизъюнкция
в) инверсия +
6. Для чего необходим сумматор:
а) для вычитания третичных чисел
б) для сложения двоичных чисел +
в) для сложения дробей
7. Какой объем данных способен хранить один триггер:
а) четыре бита
б) два бита
в) один бит +
8. Что строится в современных компьютерах на основе триггеров:
а) быстродействующая оперативная память +
б) винчестер
в) жесткий диск
9. Кто из ученых изобрел триггер:
а) Маркони
б) Роуз
в) Бонч-Бруевич +
10. Кто из ученых изобрел триггер:
а) Маркони
б) Икклз +
в) Роуз
11. Кто из ученых изобрел триггер:
а) Джордан +
б) Линней
в) Попов
12. Когда была изобретена схема «триггер»:
а) в 1920 году
б) в 1918 году +
в) в 1910 году
13. Как называется электронная схема, которая может находиться только в двух состояниях:
а) Триггер +
б) Пиксель
в) Домен
14. Из какого языка заимствовано слово «триггер»:
а) французского
б) немецкого
в) английского +
15. Как называются электронные схемы, выполняющие логические операции:
а) логические элементы +
б) ключи
в) формулы
16. Как строят схему по известному логическому выражению:
а) с середины
б) с конца +
в) с начала
17. Как переводится слово «триггер»:
а) «Точка»
б) «Ключ»
в) «Защелка» +
18. Устройство, выполняющее одну из логических операций:
а) логический метод
б) логический элемент +
в) логический способ
19. Что такое регистр:
а) устройство для визуального контроля
б) манипулятор для ПК
в) совокупность триггеров +
20. Чем оперирует триггер:
а) короткими сигналами, поступающих хаотично
б) значениями двоичного кода +
в) логическими уравнениями
21. Чем оперирует регистр:
а) триггерами и значениями в них +
б) сигналами
в) двоичным кодом
22. Один из видов регистра:
а) второстепенный
б) последовательный +
в) главный
23. Один из видов регистра:
а) основной
б) дополнительный
в) параллельный +
24. Один из видов регистра:
а) дополнительный
б) последовательно-параллельный +
в) придаточный
25. Какое количество информации может хранить триггер:
а) 1 байт
б) до одного терабайта
в) 1 бит +
26. Регистр, в котором осуществляется сдвиг числа называется:
а) сдвинутым регистром
б) регистр сдвига +
в) устройством ввода тока
27. Что используют для уплотнения каналов связи:
а) мультиплексоры +
б) счетчики
в) резисторы
28. Как называется устройство, реализующее одну из логических операций:
а) дизьюнктор
б) счетчики
в) логический элемент +
29. Каким кодом осуществляется выбор входа по его номеру мультиплексор:
а) двоичным +
б) десятеричным
в) восьмеричным
30. Вычислительная машина, которая обрабатывает информацию, представленную в аналоговой форме:
а) счетная машина
б) аналоговая вычислительная машина +
в) коммутатор
Основные функциональные элементы ЭВМ, часть 1
Триггер
Триггеры служат основой для построения регистров, счетчиков и других элементов, обладающих функцией хранения.
Главной частью любого триггера является запоминающая ячейка (ЗЯ). Схема запоминающей ячейки на элементах «И-НЕ» представлена на рис. 1.5.
Если на входы S и R поданы сигналы низкого уровня ( S = R = 0 ), то сигнал на выходах элементов 1 и 2 будет высоким ( Q = Q = 1 ). При переводе ЗЯ в режим хранения ( S = R = 1 ), выходы элементов 1 и 2 могут установиться в произвольное состояние. Поэтому комбинация сигналов S = R = 0 на управляющих входах не используется.
Работа триггерной схемы определяется не таблицей истинности, как для комбинационной логической схемы, а таблицей переходов. Таблица переходов показывает изменение состояния триггера при изменении состояния входных сигналов в зависимости от его текущего состояния. Таблица переходов запоминающей ячейки, показанной на рис. 1.5, представлена в табл. 1.3.
| S | R | Q(t+1) | Функция |
|---|---|---|---|
| 0 | 0 | х | Запрещенная комбинация |
| 0 | 1 | 1 | Установка в » 1 « |
| 1 | 0 | 0 | Установка в » 0 « |
| 1 | 1 | Q(t) | Хранение |
Аналогичная запоминающая ячейка может быть построена на элементах «ИЛИ-НЕ».
Триггеры можно классифицировать по различным признакам, например так, как это показано на рис. 1.6.
Триггер называется синхронным, если его таблица переходов хотя бы по одному управляющему входу реализуется под воздействием синхронизирующего сигнала.
Рассмотрим организацию синхронного одноступенчатого триггера ( рис. 1.7).
Схема синхронного одноступенчатого RS-триггера приведена на рис. 1.8. Его таблица переходов представлена в табл. 1.4.
| R | S | Q(t+1) | Функция |
|---|---|---|---|
| 0 | 0 | Q(t) | Хранение |
| 0 | 1 | 1 | Установка в » 1 « |
| 1 | 0 | 0 | Установка в » 0 « |
| 1 | 1 | х | Запрещенная комбинация |
| J | K | Q(t+1) | Функция |
|---|---|---|---|
| 0 | 0 | Q(t) | Хранение |
| 0 | 1 | 0 | Установка в » 0 « |
| 1 | 0 | 1 | Установка в » 1 « |
| 1 | 1 | Q(t) | Инвертирование предыдущего состояния |
На рис. 1.9,б представлено УГО триггера со статической синхронизацией в случае, если активный уровень синхросигнала низкий. Условно-графические обозначения триггеров с динамической синхронизацией показаны на рис. 1.9,в и 1.9,г. В первом случае изменение состояния триггера под воздействием поступивших управляющих сигналов происходит только в момент переключения синхронизирующего сигнала с низкого уровня на высокий, а во втором – при переключении с высокого на низкий уровень. При постоянном значении уровня синхросигнала состояние выхода триггера с динамической синхронизацией не меняется при любых изменениях управляющих сигналов на его входах.
Идеализированная (без учета задержек) временная диаграмма работы RS-триггеров с различными типами синхронизации приведена на рис. 1.10.
Что такое триггер
Чтобы узнать, что такое триггер и разобраться во всём, что касается этих устройств, нужно начать с понятия. Слово «Триггер» произошло от английского «trigger» и обозначает цифровое устройство, который имеет только два состояния – 0 и 1. Переход от одного значения к другому происходит с огромной скоростью, и временем этих переходов обычно пренебрегают.
Триггер – это основной элемент системы большинства запоминающих устройств. Они могут быть использованы для хранения информации. Но объём памяти крайне мал, так что там можно держать разве что коды, биты и сигналы.
Память свою триггеры могут сохранять только при наличии питающего напряжения. Из этого следует, что их всё-таки стоит относить к оперативной памяти. Перезапустить питающее напряжение – и триггер будет в одном из двух состояний. То есть иметь или логический ноль, или логическую единицу, и состояние это будет выбрано случайно. Исходя из этой особенности, при проектировании схемы нужно заранее обозначить, как триггер будет возвращаться в стартовое состояние.
Схема, состоящая из двух логических состояний «И-НЕ» или «ИЛИ-НЕ», которые охвачены обратной положительной связью, лежит в основе построения всех триггеров. При подключении схема может пребывать только в одном из двух устойчивых состояний. Если не будет никаких сигналов, то триггер будет сохранять именно заданное состояние и не менять его, пока будет питание.
Триггерные ячейки
Схема имеет два инверсионных входа: Сброс – R (Reset) и установка S (Set). Так же имеются два выхода: Q – прямой и –Q – инверсный. Чтобы триггерная ячейка работала правильно, должно выполниться одно правило. На выходы ячейки не могут в один момент поступить отрицательные импульсы.
На выход –R поступает импульс при одном сигнале на вход –S. Выход –Q тогда оказывается в состоянии «1», выход Q будет в состоянии «0». Обратная связь создаёт переход сигнала «0» на второй вход на нижнем элементе. Когда поступление сигнала на –R прекратится, состояние сигналов на выходах будет тем же – Q (0), –Q (1). Таким образом, схема будет находиться в состоянии стабильности, потому что при подаче импульса на –R, состояние на выходе не изменится.
Одновременно подав на каждый вход сигналы, на каждом выходе в течение их действия и будет по одному сигналу. Как только подача импульсов прекратится, выходы сами перейдут в одно из двух возможных состояний. Это произойдёт случайно. Триггерная ячейка при включении выберет себе одно из двух устойчивых положений. Так же случайно.
Входы и виды триггеров
В зависимости от структуры и выполняемых им функций можно определить число входов триггера.
По параметру записи информации триггеры можно разделить на:
В цифровой схемотехнике обычно можно найти следующие обозначения входов триггера:
Что касается функций, то в этом плане триггеры можно разделить на:
RS- триггер
Это самый простой тип триггеров. На его основе создаются и другие типы. Возможные логические элементы в его построении – это 2И-НЕ (инверсионный вход) и 2ИЛИ-НЕ (прямые входы).
Из-за низкой помехоустойчивости такие триггеры почти не используются самостоятельно. Их можно применить, например, для устранения влияния дребезжащих контактов, которое возникает при коммутации механических переключателей. Тогда требуется тумблер с тремя выходами, один из которых подключается по очереди к остальным двум. Чтобы создать RS-триггер используется D-триггер с замкнутыми на состоянии «ноль» входы С и D.
Первый отрицательный сигнал на входе –R переводит в состояние «0». Первый отрицательный сигнал на входе –S переводит в состояние «1». Другие сигналы, возникшие из-за дребезга контактов, не могут оказать влияние на триггер. При таком подключении переключателя верхнее положение будет равно «1» на выходе, нижнее – «0».
RS-триггер сам по себе асинхронный, однако, иногда возникают случаи, когда нужно сохранить информацию. Тогда на помощь приходит синхронизируемый RS-триггер, который в этом случае должен состоять из обычного RS-триггера и схемы управления.
При этой схеме, импульсы, поступающие на Х1 и Х2 не имеют никакого значения, пока на входе С сохраняет значение «0». В этот момент RS-триггер находится в режиме хранения информации. Как только значение C становится равно «1» триггер запускается, начинается запись.
D-триггер
Это триггеры задержки. Используются они для создания регистров сдвига и хранения. Это одна из важнейших частей всех микропроцессоров.
У такого триггера два выхода – информационный и синхронизирующий. Триггер стабилен, когда состояние С находится на «ноль». При этом сигнал на выходе не будет зависеть от сигналов, которые поступают на информационный вход. Когда значение С изменяется на «1» на прямом выходе, тогда информация будет такой же, как и на триггере D.
JK-триггер
По своему принципу действия он очень похож на RS- триггеры. Но в отличие от него, у JK-триггеров нет проблем с неопределённостью, когда на вход одновременно поступают две «единицы». При возникновении подобной ситуации JK-триггер становится счётным триггером. Тогда при поступлении на вход сигналов со значением «1» триггер меняет своё состояние на противоположное.
Эти устройства очень универсальны. С одной стороны, они прекрасно находят своё применение в цифровых устройствах – счётчиках, регистрах, делителях частоты и т.д. С другой стороны при соединении определённых выводов можно получить вообще любой нужный вид триггера.
Т-триггер
У этих триггеров есть и другое название – счётные. На их основе создаёт двоичные счётчики и делители частот. У этих триггеров вход только один. На изображениях – асинхронный (1) и синхронный (2) Т-триггеры.
Импульс поступает на этот вход, состояние его меняется не противоположное. После поступления следующего импульса состояние становится исходным.
Триггер переключается в тот момент, когда на его вход поступается синхроимпульс. Тогда частота импульсов на выходе оказывается в 2 раза меньше начальной. Таким образом, один счётный триггер уменьшает частоту импульса двукратно. А два триггера, что были подключены последовательно, логично уменьшат частоту уже в 4 раза.
Почему эти триггеры называют ещё и делителями частот хорошо заметно по временным схемам:
Практическое использование триггера
Об одном из способов использования триггеров уже было сказано выше. Это устранение дребезга контактов. Тогда использовался RS-триггер. Но это далеко не все области, в которых могут применяться эти устройства.
Создание сигнала
Триггеры часто используют, чтобы создать сигнал. Его длительность должна соответствовать длительности какой-нибудь операции в схеме. В этом случае триггер будет служить сигналом, который разрешает начать процесс. А так же он информирует другие устройства, что процесс запущен. В таких случаях триггер называется «флаг процесса».
В момент прихода сигнала в начало процесса триггер переходит в состояние «единицы». Это оповещает о том, что процесс запустился. Когда происходит стоп-сигнал, триггер получает значение «ноль» и процесс завершается.
Как самый простой вариант можно использовать –S и –R входы. Однако, тут всегда будет возможность получить неопределённость, когда сигналы будут на обоих входах. Избежать этой ситуации можно легко. Нужно взять пары входов –R и С и С и –S. Тогда, используя –R и С, на D нужно подать «1». С и –S в использовании требуют «ноль» на D.
В чём удобство такого способа? В том, что сигналы «Стоп» и «Старт» используются не только как уровни, но и фронт сигнала.
Синхронизация сигналов
Своё применение триггеры так же нашли в области синхронизации сигналов. С помощью устройства можно избавляться от ненужных коротких импульсов. Они возникают на выходе схемы, если вводные сигналы меняют одновременно. Тогда для синхронизации нужен синхросигнал. Он находится в сопровождении у информационных входных сигналов и задержан на время задержки относительно момента, когда изменение входных сигналов только началось. Когда синхросигнал подаётся на вход С, а выходной – на D (у этого же триггера), то сигнал на выходе будет без лишних импульсов.
Разработка цифровых схем так же не обходится без триггеров. Работа этих схем синхронизируется с общим тактовым генератором. И не редко появляется проблема с синхронизацией внешнего сигнала, который поступает на схему и самой схемой. То есть, нужно обеспечить изменение внешнего сигнала, чтобы в результате он менялся с тактами генератора. Внешний сигнал по отношению к тактовому сигналу в схеме – асинхронный. Так что, если совсем простыми словами, сигнал из асинхронного должен стать синхронным для всей схемы.
Эту задачу и решает триггер.
Внешний сигнал создаёт разрешение или запрет на прохождение сигнала, который генерируется тактовым генератором. Если речь идёт о RC-триггере, то нужно просто отключать и включать генератор вовремя. Этот способ кажется простейшим. Однако, это заблуждение. Для начала, выключить и выключить генератор не получится в один момент – ему нужно время и качество сигнала в это время будет далеко от идеала.
Например, генераторы из кварца. Их вовсе не рекомендуется часто останавливать и запускать. После возобновления генератор будет формировать сигнал с задержкой до 5 периодов тактовой частоты. И задержка при каждом включении будет разной.
Также возможность прекращать работу генератора иногда вовсе не существует. Например, если от его работы зависит работа всей схемы.
Для упрощения считают, что тактовый генератор работает не прекращая. Внешний управляющий сигнал тогда будет отвечать за прохождение или блокировку импульсов, которые были сгенерированы.
Самое лёгкое решение – создать процесс запрета и пропуска импульсов, которые генератор создаёт, используя при этом логический элемент 2И. Правда, тут очень большая вероятность, что на выход будут приходить короткие импульсы или с не полной длительностью. Такие сигналы могут оказать плохое влияние на систему в целом, создав неопределённость в функционировании.
В этом случае, синхронизирующий триггер на выходе пропускающего элемента 2И обеспечит только нужные импульсы. То есть те, которые имеют полную длительность. Когда через триггер проходит разрешающий сигнал, он синхронизируется с тактовым сигналом. И на выходе будет целое число тактовых импульсов и целое число периодов, которое задаётся генератором.
Создание задержки
Триггеры так же можно использовать для задержки цифровых сигналов. В этом случае несколько триггеров с общим тактовым сигналом С нужно соединить в цепь. Соединение должно быть последовательным. При включении комбинации схем смогут одновременно обработать несколько состояний одного и того же сигнала.
Последовательностные функциональные узлы. Триггеры
Каждый, кто интересуется электроникой, должен знать о таком устройстве, как триггер, что это такое и для чего он нужен. Со времен первых ЭВМ и по сей день, вся вычислительная техника базируется на этих несложных электронных приборах. Благодаря использованию триггерных систем стало возможным реализовывать оперативные запоминающие устройства – быструю память для временного хранения данных, использующихся при вычислениях. Однако сфера их применения не ограничивается лишь этим. Триггерные схемы широко используются в разработке самой разнообразной цифровой электроники, в первую очередь там, где необходимы устройства памяти: счетчики, преобразователи кода, последовательные порты, цифровые фильтры и так далее.
Изучению данной темы стоит уделить должное внимание, так как эти знания являются базовыми для работы с цифровой техникой. Выпускники вузов, которым не знаком принцип работы триггера, не имеют шансов найти себе достойную работу по специальности. Поэтому тем, кто интересуется электроникой всерьез, необходимо обязательно разобраться, что такое триггер, как он работает, какие бывают разновидности и где он применяется.
Место триггеров в цифровой схемотехнике
В отличие от комбинационных логических схем, которые изменяют состояние в зависимости от фактических сигналов, поданных на их входы в определенное время, последовательностные логические имеют некоторую форму присущей им встроенной «памяти», так что они могут учитывать как предыдущее, так и фактическое состояние их входов и выходов. Общая структурная схема последовательностного устройства показана ниже.
RS-триггер как цифровой управляющий автомат включает собственно память и комбинационную схему управления на типовых лигических элементах, реализующую его входной логический алгоритм. Если рассматривать эту схему применительно к простейшим схемам триггеров, то они не имеют структурно выделенной памяти в виде какой-то специализированной микросхемы или схемного узла. Память триггера существует на уровне функции, она словно встроена в алгоритм работы его комбинационной схемы управления. Проявлением этой «памяти» является так называемая бистабильность триггера, выходы которого могут находиться в одном из двух основных состояний: логической единицы (далее — 1) или логического нуля (далее — 0). Установившиеся значения своих выходов триггер запоминает («защелкивает» их) и сохраняет, пока не возникнет очередное изменение его входных сигналов.
Классификация
Если стандартные логические элементы являются строительными блоками комбинационных схем, бистабильные схемы, включая и RS-триггер, являются основными компонентами построения последовательностных логических устройств, таких, как регистры хранения данных, регистры сдвига, устройства памяти или счетчики. В любом случае рассматриваемые триггеры (разумеется, как и все последовательностные схемы) могут быть выполнены в виде следующих основных типов:
1. Асинхронный RS-триггер – схема, которая изменяет состояние сразу при изменении входных сигналов. Для рассматриваемого типа устройств ими являются сигналы на информационных входах R (сброс) и S (установка). Согласно установившейся практике, соответствующие входы называют так же, как и сигналы на них.
2. Синхронный RS-триггер, управляемый статически, работа которого синхронизирована с уровнем определенного тактового сигнала.
3. Триггер по п.2 с динамическим управлением, работа которого синхронизирована с моментами появления фронтов (или спадов) тактового сигнала.
Таким образом, если изменения состояния выходов происходят только при наличии тактового сигнала, который подается на отдельный тактовый вход C, то триггер является синхронным. В противном случае схема считается асинхронной. Чтобы сохранить свое текущее состояние, последовательностные схемы используют обратную связь, т. е. передачу части выходного сигнала на ее вход.
Синхронные и асинхронные триггеры
Эти группы созданы по принципу зависимости состояний выхода от синхроимпульсов.
Асинхронные триггеры
Изделия данного типа изменяют состояние хранящейся информации после поступления соответствующих данных на вход. Незначительная задержка объясняется временем прохождения сигнала по цепи переключающих элементов схемы.
Синхронные триггеры с динамическим тактированием
В этой группе представлены изделия, управляемые синхроимпульсами. Переключение состояния выполняется по переднему или заднему фронту. При отсутствии активности на C данные сохраняются в неизменном состоянии, вне зависимости от поступления новой информации.
RS-триггер на логических элементах
Простейший способ его сделать – соединить вместе пару двухвходовых логических элементов И-НЕ. При этом обратная связь с выхода одного элемента подается на вход другого (см. схему ниже).
Как правило, в данной схеме входные сигналы показывают инверсными (с верхним подчеркиванием), хотя в дальнейшем при анализе работы используют обозначения прямых (неинвертированных) входов. Это сильно затрудняет понимание логики работы триггера. Поэтому мы не будем вводить инвертирование входов на этапе рассмотрения работы схемы на элементах И-НЕ, а учтем это в дальнейшем при ее модификации.
Сколько входов и выходов имеет RS-триггер? Из схемы выше видно, что он содержит S-вход и R-вход, которые служат, соответственно, для установки и сброса схемы, а также прямой Q и инверсный Q̃ выходы. Но данный простейший триггер относится к виду асинхронных, его условное обозначение показано ниже.
В синхронном устройстве имеется еще и вход C для тактовых импульсов.
История
Функциональный триггер можно создать из обычного реле с электромеханическим приводом. Установив нужным образом контакты управляющей цепи, обеспечивают включение силовой группы после определенной комбинации входных сигналов. Отдельной клавишей выполняют сброс.
Схема RS триггера на одном реле
Электронные аналоги были собраны в начале прошлого века из ламповых приборов. Действующие схемы впервые опубликованы российскими и английскими учеными в 1918-20 гг. Позднее стали применять полупроводниковые транзисторы. В наши дни соответствующие устройства создают с применением микроэлектронных технологий.
Состояние «Установлен»
Рассмотрим, как происходит работа RS-триггера в этом состоянии, задаваемом значениями R = 0 и S = 1. Поскольку на вход R элемента И-НЕ Y подан уровень 0, то Q̃ =1 (логика И-НЕ). С выхода Y сигнал Q̃ также подан обратно на элемент X (вход «A»). Поскольку S = A = 1, то Q = 0.
Если устанавливается R = 1, а вход S по-прежнему равен 1, то на входах Y имеем B = 0 и R = 1, а его выход Q̃ =1, т. е. он не изменился. Итак, если S = 1, то RS-схема триггера «защелкивается» в состоянии «Установлен» Q = 0 и Q̃ = 1, а смена сигнала R его не изменяет.
Сводим результаты в таблицу
Мы можем определить состояние сигналов Q и Q̃ по следующей таблице истинности:
| Состояние | S | R | Q | Q̃ | Описание |
| Установка | 1 | 0 | 0 | 1 | Выход Q̃ =1 |
| 1 | 1 | 0 | 1 | без изменений | |
| Сброс | 0 | 1 | 1 | 0 | Выход Q̃ =0 |
| 1 | 1 | 1 | 1 | без изменений | |
| Недопустимое | 0 | 0 | 1 | 1 | состояние ошибки |
Видно, что когда S = R = 1, то Q и Q̃ могут быть равны как 1, так и 0 (но не одновременно!) в зависимости от уровней входов S или R перед возникновением данного состояния выходов. Таким образом, при условии S = R = 1 нельзя изменить состояние выходов Q и Q̃. Оно может измениться только при смене уровня с 1 на 0 на одном из входов.
Значение S = R = 0 является нежелательным или недопустимым состоянием, и его следует избегать. Состояние S = R = 0 вызывает установку обоих выходов Q и Q̃ на уровне 1, в то время как состояние Q̃ всегда должно быть обратно Q. Результатом является то, что триггер теряет контроль над Q и Q̃, и если два входа теперь перейдут к состоянию 1, то схема становится неустойчивой и переключается в неопределенное состояние.
Определения
Статор — понятие и принцип действия
С учетом чрезмерного разнообразия следует уточнить применяемую терминологию. В следующем перечне приведены корректные ответы на вопрос, что такое триггер (trigger):
- устройство для записи (хранения) данных, поддерживающее два равновесных состояния;
- базовая ячейка памяти;
- переключающий элемент с несколькими положениями сохранения устойчивости;
- логический компонент, способный переходить в состояние «1» или «0» с прямым и обратным (инверсным) выходом.
Диаграмма переключения RS-триггера
Сказанное в предыдущем разделе иллюстрирует следующая диаграмма переключения.
Как видно, при S = R = 0 возникает дисбаланс (неопределенность) состояния выходов. Он может привести к переключению одного из выходов быстрее, чем другого, в результате чего произойдет переключение триггера в то или иное состояние, которое может не совпадать с требуемым, и данные будут повреждены. Это неустойчивое состояние обычно называют мета-стабильным.
Таким образом, подобный триггер-защелка может быть переведен в состояние «Установлен» путем подачи 0 на его S-ввод (при наличии 1 на R-вводе) и переведен в состояние «Сброшен» подачей 0 на R-ввод (при наличии 1 на S-вводе). Триггер входит в неопределенное состояние (мета-стабильное), если на оба его входа одновременно подается уровень 0.
Переключение состояния выходов происходит с небольшой задержкой относительно изменения сигнала на одном из входов без использования тактового сигнала. Следовательно, рассмотренная выше схема представляет асинхронный RS-триггер.
Модифицируем схему триггера
Как мы видели выше, базовые элементы И-НЕ рассмотренного RS-триггера работают так, что при его установке Q̃ = 1 и Q = 0, а при его сбросе Q̃ = 0 и Q = 1, хотя логичнее было бы в первом состоянии иметь Q = 1, а во втором — Q = 0. При этом еще и получается, что смена состояний происходит при падении уровня сигнала с 1 до 0.
Таким образом, для правильной работы схемы триггера его входные сигналы нужно проинвертировать. Тогда переключения его состояний будут происходить при подаче положительных входных сигналов. Для этого в схему нужно добавить два дополнительных И-НЕ элемента, присоединенных как инверторы к S̃- и R̃-входам, как показано на рисунке ниже. Здесь на входах элементов И-НЕ уже представлены инверсные входные сигналы.
Так же, как и с использованием И-НЕ элементов, можно построить простой RS-триггер с использованием двух ИЛИ-НЕ элементов, соединенных по такой же схеме. Она будет работать аналогичным образом, как и рассмотренная выше схема И-НЕ. При этом активным является высокий уровень сигналов на входах, а недопустимое состояние возникает, когда на оба входа подан уровень логической «1», как это показано в таблице истинности на рисунке ниже.
/> /> /> /> /> /> 
Физические реализации триггеров
Базовый элемент создают из полупроводниковых приборов, используя современные технологические процессы для миниатюризации функциональных изделий.
Логический элемент на МОП транзисторах
Триггеры с тиристорами
Для повышения мощности подключаемой нагрузки можно собрать триггер с применением тиристоров. К управляющему электроду присоединяют вход S, к затвору – R. Для поддержания постоянного напряжения на аноде подойдет транзистор, включенный в соответствующую цепь.
Триггеры на релейно-контакторной базе
Несмотря на общие тенденции миниатюризации, вполне допустимо создать функциональный триггер из реле. Подобные решения, в частности, применяют для защиты цепей питания при включении мощных электроприводов.
Как синхронизировать работу триггера
Иногда желательно в последовательностных логических схемах иметь бистабильный триггер, изменяющий свое состояние, когда соблюдены определенные условия, независимо от состояния S- или R-входов. Такая схема может быть создана подключением двухвходного элемента И последовательно с каждого входом триггера. Объединив два входа элементов И, получим новый вход триггера. Добавление его означает, что выходы Q и Q̃ изменяют состояние, когда сигнал на нем является высоким, и, следовательно, он может быть использован в качестве тактового C-ввода, как показано на рисунке ниже.
Когда сигнал на С-входе находится на уровне 0, то выходы двух элементов И — также на уровне 0 (логика элемента И), независимо от состояния двух входов S и R, а два выхода Q и Q̃ «защелкнуты» в последнем установившемся состоянии. Когда сигнал на С-входе изменяется на уровень 1, то схема отвечает как обычный бистабильный триггер, становясь прозрачной для установки и сброса состояний.
Этот дополнительный C-вход также может быть подключен к выходу генератора тактовой частоты синхронизации, образуя тогда синхронный RS-триггер. Таким образом, данная схема работает как стандартная бистабильная триггерная «защелка», но выходы активируются только тогда, когда уровень 1 подан на C-вход, и отключаются при появлении уровня логического нуля.
Регистры на триггерах
RS-триггер способен сохранять 1 бит цифровой информации. Если необходимо хранить несколько бит, например, цифровое двоичное слово из нескольких двоичных разрядов (в микроконтроллерах обычно 8 или 16), то триггеры могут соединяться параллельно, образуя регистры. Это простейшие устройства для временного хранения набора двоичных цифровых разрядов, в которых каждый триггер сохраняет значение одного разряда (0 или 1. т. е. один бит). Так, показанный ниже 4-разрядный регистр на RS-триггерах содержит четыре отдельных триггера.
Любое двоичное число от (0000)2 до (1111)2 может быть сохранено в этом регистре просто путем установки или сброса соответствующего триггера. Давайте предположим, что первый триггер установлен (Q1 = 1), второй сброшен (Q2 = 0), третий также сброшен (Q3 = 0), а четвертый установлен (Q4 = 1). Тогда двоичное число, записанное в регистр, будет (1001)2.
Кроме параллельных регистров, предназначенных для хранения цифровых слов, на RS-триггерах делаются и так называемые регистры сдвига, в которых разряды цифрового слова последовательно с приходом каждого тактового импульса сдвигаются влево или вправо на один разряд. Схема такого устройства на синхронных триггерах показана ниже.
Подобные регистры находят применение в схемах последовательных интерфейсов, когда поступающие из управляющего контроллера цифровые слова побитно передаются в линию связи.
Преимущества применения триггерных схем логики
Выяснив, что значит триггер, несложно использовать полученные знания для решения практических задач. С помощью логических элементов:
- автоматизируют работу систем освещения;
- обеспечивают безопасное подключение станков и других мощных нагрузок;
- предотвращают опасные режимы с использованием сигналов от внешних датчиков.
Для создания качественного устройства на основе триггеров рекомендуется в комплексе использовать представленную информацию. Следует учесть условия реальной эксплуатации, чтобы выбрать подходящие функциональные компоненты конструкции.
Тест по информатике Логические элементы компьютера 10 класс
Тест по информатике Логические элементы компьютера 10 класс с ответами. Тест состоит из 10 заданий с выбором ответа.
1. Как называются электронные схемы, выполняющие логические операции?
1) ключи
2) формулы
3) логические элементы
2. Как строят схему по известному логическому выражению?
1) с начала
2) с конца
3) с середины
3. Как переводится слово «триггер»?
1) защелка
2) точка
3) ключ
4. Из какого языка заимствовано слово «триггер»?
1) из французского
2) из английского
3) из немецкого
5. Как называется электронная схема, которая может находиться только в двух состояниях?
1) пиксель
2) триггер
3) домен
6. Когда была изобретена схема «триггер»?
1) в 1910 году
2) в 1918 году
3) в 1920 году
7. Какие ученые независимо друг от друга изобрели триггер?
1) Линней и Роуз
2) Попов и Маркони
3) Бонч-Бруевич, Икклз и Джордан
8. Что строится в современных компьютерах на основе триггеров?
1) быстродействующая оперативная память
2) жесткий диск
3) винчестер
9. Какой объем данных способен хранить один триггер?
1) один бит
2) два бита
3) четыре бита
10. Для чего необходим сумматор?
1) для сложения дробей
2) для сложения двоичных чисел
3) для вычитания третичных чисел
Ответы на тест по информатике Логические элементы компьютера 10 класс
1-3
2-2
3-1
4-2
5-2
6-2
7-3
8-1
9-1
10-2
Функционирование и синтез цифровых устройств. Часть 2
На основе триггеров строится множество других цифровых схем. Самые распространённые – регистры и счётчики.
1.1 Регистры
Регистры – это простейшие запоминающие устройства. Регистры бывают 2-х типов — хранения и сдвига. В свою очередь, регистры хранения бывают «прозрачные» (срабатывание) по уровню тактового сигнала либо синхронные (срабатывают по уровню).
В основе любого регистра лежит набор D-триггеров. Как правило, у регистров присутствуют только прямые выходы, инверсные встречаются достаточно редко.
Так, регистр хранения – некоторое кол-во триггеров с объединёнными тактовыми входами. Т.е. тактовый вход всегда один. Информационные входы триггеров представляют собой вход регистра, выходы триггеров – выходы регистра. Регистры хранения ещё называют параллельными регистрами, т.к. информация в них заносится одновременно (параллельно) во все разряды. Кол-во разрядов регистра в промышленно выпускаемых микросхемах составляет 2, 4, 6 или 8.
Например, микросхемы ТМ5 и ТМ7 – 2-разрядные регистры с записью высоким уровнем (прозрачные регистры), по 2 в корпусе – рис. 1.
Рис. 1
Некоторые микросхемы регистров имеют ещё и вход асинхронный вход сброса, позволяющий обнулить все разряды регистра – рис. 2.
Рис. 2
Регистры на рис. 2 уже динамические, т.е. запись в них происходит по нарастанию тактового сигнала.
Регистры сдвига могут сдвигать информацию, записанную в них.
Эти регистры всегда работают по фронту тактового сигнала.
Простейший регистр сдвига имеет вид – рис. 3.
Рис. 3. Простейший регистр сдвига
Как видно из схемы, этот n-разрядный регистр имеет один инф. вход D, тактовый вход C и n выходов. Каждый тактовый импульс на входе C сдвигает информацию влево, записывая состояние информационного входа D в освобождающийся левый триггер.
Задача таих регистров – преобразование данных из последовательного кода и наоборот.
Регистры в интегральном исполнении обычно более сложные и более многофункциональные. Их ассортимент очень велик.
См., например, рис. 4.
Рис. 4.
Так, регистр ИР1 может загружать данные последовательно и параллельно (по двум независимым тактовым сигналам), сдвигать её.
ИР11 может сдвигать в любую сторону, имеет параллельную загрузку , вход сброса и т.д. Такие регистры могут использоваться для преобразования информации из последовательного кода в параллельный и наоборот.
Более подробно – см., например, [1].
Подобные многофункциональные устройства, кроме самих триггеров, содержат в себе ещё и некоторую логику (КС), которая управляет массивом этих триггеров, реализуя всё многообразие функций и режимов регистра.
1.2 Счётчики
Счётчик, в простейшем случае, это просто n счётных T-триггеров, соединённых последовательно – рис. 5.
Рис. 5. Простейший двоичный счётчик
При подаче на вход тактовых импульсов, на выходах счётчика будут появляться коды 000, 001, 010, … 111, 000 (при n=3). Т.е. такая конструкция будет показывать, сколько импульсов пришло на её вход. По достижении счётчиком максимального значения (в нашем примере 111) при приходе на вход следующего импульса счётчик обнулится и продолжит счёт с нуля (000).
Реальные счётчики интегрального исполнения гораздо сложнее. Они имеют вход сброса, с помощью которого можно обнулить счётчик в любой момент времени, возможность загрузки в счётчик любого числа (т.е. он начинает счёт не с нуля, а с загруженного значения), возможность счёта в любом направлении (инкремент/декремент) и т.д.
Рис. 6
Например, счётчики на рис. 6 могут считать вперёд и назад (входы +1/-1), имеют вход сброса R, параллельную предзагрузку значения (входы данных D1-D8 и вход строба L).
4-разрядные счётчики можно разделить на 2 группы – двоичные и двоично-десятичные. Первые пробегают все 16 значений 0000 .. 1111, вторые считают только до десяти (1010). Так, на рис. 23 счётчик ИЕ6 двоично-десятичный, а ИЕ7 — двоичный
Из любого двоичного счётчика можно достаточно легко сделать двоично-десятичный – рис. 7.
Рис. 7 Двоично-десятичный счётчик из двоичного ИЕ4 и временная диаграмма его работы
Как можно заметить, микросхема ИЕ4, применяемая в данной схеме имеет два входа сброса, объединённые по И, что и позволяет собрать такую схему.
Обратное действие (двоичный счётчик из двоично-десятичного) нереализуемо.
Из временных диаграмм работы счётчиков (например, рис. 7) можно заметить, что частота импульсов на каждом следующем выходе счётчика в 2 раза меньше частоты на предыдущем выходе. Это означает, что любые счётчики могут быть использованы как делители частоты. Для получения коэффициентов деления, отличных от степеней двойки, можно применять, например, элемент И. По сути, счётчик на рис. 7 его и использует. Сигнал на выходе этого элемента появляется на каждом 10-м импульсе входной частоты fт.
Т.о., если взять любой двоичный счётчик (например, тот же ИЕ7), завести выходы 2 и 4 на элемент И, то на его выходе появятся импульсы с частотой fт/10.
Для получения регистров и счётчиков большой разрядности используют несколько микросхем. Некоторые счётчики (например, двоично-десятичный ИЕ9) имеют даже специальный выход переноса, который можно подать на вход следующего счётчика.
Раздел 2. Прочие логические схемы, выпускаемые промышленно
2.1 Дешифратор, шифратор
Дешифратор – КС, превращающая обычный двоичный код в одноединичный позиционный. В общем случае, для n входных (информационных) сигналов xi дешифратор имеет 2 n выходных yi. При этом у него всегда активен только один выход.
ТИ дешифратора 2×4 имеет вид:
Промышленно выпускаемые ИМС дешифраторов (отечественные обозначаются буквами ИД в названии) обычно имеют инверсные выходы (т.е. неактивный вход == 1, активный == 0) и вход строба E (Enable), который позволяет "выключить" дешифратор — перевести все выходы в неактивное состояние вне зависимости от состояния xi. Также встречаются некие «урезанные» дешифраторы – 4 входа и 10 выходов для входных комбинаций 0000..1010. При остальных 6 комбинациях все выходы неактивны.
Кроме того, есть дешифраторы специального назначения, например, дешифрирующие 4-битный входной код в код для 7-сегментного индикатора и пр.
Синтез дешифраторов выполняется по общему принципу. Сигнал E можно учитывать при синтезе наряду с информационными, но проще поставить на каждый готовый выход yk элемент 2И (или 2И-НЕ), на один из входов которого подавать yk , а на второй сигнал E.
Шифратор – схема, обратная дешифратору. Т.е. она даёт на выходе код входа, на котором присутствует активный уровень. Входы шифраторов обладают приоритетами, т.е., если активный уровень подан сразу на несколько входов, то выходной код будет соответствовать входу с более высоким приоритетом. Пример шифратора – микросхема К155ИВ1.
2.2 Мультиплексоры, демультиплексоры
Мультиплексор – КС, коммутирующая состояние одного из информационных входов xi на единственный выход y. Поэтому их иногда называют коммутаторами.
Коммутируемый вход задаётся кодом на специальных адресных входах Ak. Обычно также есть вход разрешения работы E, при неактивном уровне на котором на выходе мультиплексора устанавливается неактивный уровень, а состояния информационных и адресных входов игнорируются.
Синтезировать можно как обычно, но, если учесть тот факт, что на адресные входы можно поставить готовый дешифратор нужной разрядности со своим входом Е, то вся остальная схема «вырождается» в набор 2И и элемент ИЛИ на выходе.
Микросхемы мультиплексоров имеют буквы КП в названии.
Демультиплексоры – схемы, обратные мультиплексорам. Они передают состояние единственного входа на указанный выход.
Многие зарубежные микросхемы мультиплексоров (например, 4051, 4052) могут выполнять и функции демультиплексора.
Для получения дешифраторов и мультиплексоров большой разрядности их можно включать каскадно, в некоторых случаях требуются дополнительные логические элементы.
2.3 Сумматоры и вычитатели
Сумматоры выполняют арифметическое сложение чисел (кодов). Их синтез был рассмотрен выше, но промышленностью выпускаются уже готовые полусумматоры и сумматоры, которые заметно упрощают построение различных схем.
В обычных схемах сумматоры применяются достаточно редко, основная сфера их применения – цифровые вычислительные системы. Подробно это будет рассмотрено в 3-й части.
Вычитатель реализует обратное действие – арифметическое вычитание чисел. Их можно синтезировать также как и сумматоры, но на практике сумматор и вычитатель это практически одно и то же. Более подробно это рассмотрено в части 3.
2.4 Схемы сравнения цифровых кодов
На их входы подаются 2 цифровых кода и они проводят их сравнение. Такие схемы обычно имеют 3 выхода – больше, меньше, равно – результат сравнения. Могут быть синтезированы как обычно. Как и сумматоры, используются в основном, в вычислительной технике.
Если требуется просто анализ «совпал-не совпал», то можно обойтись набором элементов XOR/XOR-NOT и элементом И/ИЛИ/И-НЕ/ИЛИ-НЕ. Такая схема гораздо проще и дешевле полноценной схемы сравнения.
2.5 Генераторы
Генератор – немаловажная и неотъемлемая часть многих устройств, особенно на базе микропроцессоров. Можно сказать, что это «сердце» таких конструкций.
Он представляет собой логическую схему, на выходе которой присутствуют импульсы некоторой частоты. В простейшем случае, генератором может быть один-единственный инвертор (или любое нечётное их количество), выход которого соединён с его же входом – рис. 8.
Рис. 8. Простейший генератор на инверторе и временная диаграмма его работы
Но, несмотря на предельную простоту этой схемы, она не имеет никакого практического смысла, и работоспособна лишь теоретически, т.к. частота и прочие параметры импульсов такого генератора зависят (и очень сильно зависят) только от характеристик самого инвертора (быстродействие, пороги переключения и т.д.). Длительностью можно управлять лишь увеличивая/уменьшая кол-во инверторов в цепочке.
В реальности же на выходе могут получиться даже не импульсы, а какой-то непонятный, трудноповторяемый и труднопредсказуемый сигнал почти случайной формы, лишь отдалённо напоминающую прямоугольные импульсы. Кроме того, существует ещё и немалая зависимость от партии применяемых микросхем инверторов.
Поэтому, реальные генераторы это даже не цифровые на 100% схемы, а некие аналого-цифровые гибриды, содержащие в себе кроме логических элементов, ещё и чисто аналоговые детали – резисторы, конденсаторы, транзисторы и диоды.
Рис. 9. Генератор на микросхеме К155ЛА3
На рис. 9 (это скан из книги В. Борисова «Юный радиолюбитель») изображена схема генератора на 2-х инверторах. Резистором R1 можно менять частоту импульсов.
Работа такого генератора основана на периодическом заряде-разряде конденсатора C1 через входы-выходы инверторов.
Но схемы такого типа годятся только для детских игрушек и новогодних ёлочных гирлянд, т.к. частота у них полностью зависит от резистора и конденсатора. Даже если при настройке её точно настроить (с помощью R1), то течением времени конденсатор начнёт «подсыхать», его ёмкость будет меняться, вслед зачем изменится и частота, что не лучшим образом скажется на работе даже простых часов, не говоря уж о какой-нибудь сложной конструкции на микропроцессоре.
В микропроцессорной технике используются генераторы на основе кварцевого (или керамического) резонатора – рис. 10.
Рис 10. Генератор прямоугольных импульсов на основе кварцевого резонатора
Преимущества таких схем заключается в том, что частота генерации зависит только от параметров резонатора и почти зависит от резисторов и прочих деталей, поэтому их номиналы можно слегка менять, а также не обращать внимания на обычный технологический разброс их параметров.
В ряде случаев могут понадобиться специальные генераторы с управляемыми параметрами импульсов (частота, скважность и т.д.). Для их построения служат микросхемы с буквами АГ, ГГ в названии [1]. Есть даже зарубежные микросхемы, совмещающие в себе генератор и двоичный счётчик (например, 4060).
Специализированные микросхемы генераторов позволяют управлять всеми параметрами генерируемых импульсов.
2.6 Повторители
Это схемы, реализующие функцию y=x. Ещё их называют усилителями-формирователями сигнала. Несмотря на их кажущуюся бессмысленность, они широко применяются в микропроцессорной (МП) технике.
Подробно это будет рассмотрено в 4-й части, но, забегая вперёд, отметим, что почти все МП системы имеют шинную архитектуру. Шина – это просто набор проводов, имеющих родственное функциональное назначение. Например, 4-х разрядный сумматор имеет 4 входа одного слагаемого, 4 входа другого, и 4 выхода. Каждую группу из этих 4 проводников можно назвать шиной. Это понятие позволяет более кратко описывать устройство вычислительных систем.
В МП системах есть много различных устройств, подключенных к одним и тем же шинам. Например, если нам необходимо реализовать и сложение и вычитание, то мы можем поставить 2 блока (микросхемы), реализующих эти действия – рис 11.
Рис. 11. Блок суммирования-вычитания
Можно заметить, что входы обоих блоков одни и те же, т.е. они подключены к одним и тем же источникам сигнала. В реальных системах этих блоков гораздо больше – сумматоры, вычитатели, сдвигатели, умножители и т.д. и т.п.
Значит, источник должен быть достаточной мощности, чтобы быть в состоянии обслужить все эти блоки. Но часто источники не имеют таких возможностей, да и подключаемые к шинам устройства бывают очень разные по своим входными электрическим параметрам. Те же ТТЛ микросхемы бывают разные.
Например, 155 серия микросхем (вне зависимости от функционала конкретных микросхем) потребляет по входу раза в 3-4 больший ток (в среднем), чем 555 серия и т.д. Понятно, что в таких условиях нагрузочная способность один выход какого-либо источника на серию 555 в то же число раз выше, чем на 155 серию и т.д.
Чтобы иметь возможность подключать к шинам одновременно много устройств и реже задумываться о нагрузочной способности шины используют повторители сигнала. Повторяя уровни напряжения сигнала, они во много раз увеличивают максимально допустимый ток. Например, повторитель КР531АП2 обеспечивает выходной ток до 60 мА. Для сравнения у 155 серии этот ток составляет 16 мА, у 555 – 8 мА.
Существует ещё одна особенность МП шин. На рис. 11 каждый функциональный блок имеет свою выходную шину, независимую от выходной шины другого блока. Если мы просто соединим эти шины вместе, чтобы иметь одну общую шину, то получится ерунда – блоки будут мешать друг другу, выходная информация неизбежно исказится, а в худшем случае, выходные каскады блоков могут просто выйти из строя (сгореть). Чтобы этого не происходило, можно пойти 2-мя путями – поставить на выходе мультиплексор либо использовать блоки с третьим состоянием выхода. Мультиплексоры часто применяются в составе МП систем, а для подключения к шинам различных периферийных устройств используют повторители с Z состоянием. Когда выход повторителя находится в таком состоянии, то он отключен от остальной схемы, и практически «висит в воздухе», не мешая другим устройствам передавать что-то по тому же самому проводу, к которому он подключён.
Такие повторители выпускаются в виде готовых микросхем (например, К555АП6), многие из них являются двунаправленными, т.е. могут передавать данные в обе стороны, что соответствует идеологии МП систем, где, например, шина данных (ШД) используется и для чтения и для записи информации.
Все специализированные микросхемы (периферия, ПЗУ, ОЗУ и пр.), предназначенные для работы в составе МП систем уже имеют такие повторители в своём составе. Это позволяет очень просто подключать такие микросхемы к шине, не опасаясь того, что они помешают чему-то работать.
2.7. Запоминающие устройства
Запоминающее устройство – ЗУ. Предназначено для хранения цифровой информации, в основном в различных вычислительных системах.
ЗУ состоит из управляющих схем (это обычные КС, иногда в сочетании с простыми параллельными регистрами) и собственно набор (массив) ячеек памяти, запоминающих информацию.
ЗУ, как отдельный функциональный блок, имеет входы и выходы данных (шина данных ШД), адресные входы (шина адреса ША) и входы управления (шина управления ШУ) и характеризуется параметрами «ёмкость», «разрядность», «адресность» и «организация».
Ёмкость (информационная ёмкость) показывает, какой объём информации способно хранить запоминающее устройство. В общем случае она выражается в битах. Если ЗУ большой ёмкости, то её выражают в килобитах (кбит) или мегабитах (мбит). Делается это просто для удобства, т.к. очень часто проще манипулировать понятиями типа 4 кбит, а не 4096 бит и т.п.
Следует обратить внимание, что ёмкость ЗУ – величина, всегда кратная степени двойки, поэтому приставки кило- и мега- — это не привычные всем множители x1000 или x1000000. В цифровых устройствах приставка кило обозначает 2 10 =1024, а мега — 2 20 бит.
Организация говорит, как именно организовано то или иное ЗУ. Под этим понятием подразумевают структуру массива ячеек памяти. Например, выражение «организация 4096х1» или просто 4096×1 означает, что массив памяти организован как 4096 однобитовых запоминающих ячеек. Аналогично, 2048×8 – 2048 8-битовых ячеек. И т.д.
Разрядность – кол-во разрядов в одной ячейке. Кол-во входов/выходов ЗУ всегда равно этой величине.
Адресность – кол-во разрядов адреса. Оно равно двоичному логарифму кол-ва ячеек массива памяти.
Например, ЗУ с организацией 2048×4 будет иметь 11 адресных входов (log2(2048)=11, 2 11 =2048) и 4 разрядные ШД.
Промышленно выпускаемые ЗУ имеют различную организацию. Например, отечественная микросхема ОЗУ КР537РУ10 имеет организацию 2Kx8 – 2048 8-битовых ячеек. Соответственно у неё 11 адресных входов и 8-битная ШД.
Для увеличения разрядности ЗУ ставят несколько микросхем «стандартной» разрядности, объединяя их ША и ШУ – рис 12.
Рис. 12. ЗУ разрядности 8 бит из 4-битных модулей (микросхем)
Как именно распределять разряды ШД по отдельным модулям ЗУ – непринципиально, главное, чтобы все сигналы ШД попадали на разные модули.
Если надо увеличить объём ЗУ, то на старшие разряды ША ставят дополнительный дешифратор адреса, а всё остальное объединяют – рис. 13.
Рис. 13. ЗУ большой адресности из модулей с малой адресностью
Здесь мы видим дополнительный адресный дешифратор, который включает (активирует) один из 4 модулей памяти, в зависимости от 2-х старших бит адреса. Только выбранный модуль будет реагировать на все остальные сигналы. Дополнительный дешифратор обычно ставят на старшие биты адреса, хотя в некоторых случаях (например, для увеличения быстродействия) его можно ставить и на младшие.
Если необходимо увеличить и адресность и разрядность, используют одновременно оба способа. Принципы увеличения разрядности и адресности универсальны и применяются как для ОЗУ, так и для ПЗУ.
Подобные составные конструкции часто называют банками памяти. В них могут входить как ПЗУ, так и ОЗУ (см. ниже).
Реальные микросхемы ЗУ имеют вход CS (Chip Select), который разрешает им работать. Этот вход обычно инверсный, т.е. CS , что облегчает стыковку с подавляющим большинством дешифраторов, которые имеют инверсные выходы. Т.е., когда CS =1, микросхема полностью пассивна, она не реагирует на все остальные сигналы, а её выход находится в Z состоянии. Когда CS =0, она активна – работает.
Также следует отметить, что подавляющее большинство выпускаемых микросхем ЗУ единовременно могут выполнять только одну операцию (либо чтение, либо запись). Поэтому ШД у них одна, двунаправленная и всегда имеет тристабильные выводы, что позволяет без доп. ухищрений подключать их к ШД устройства.
Существует, так называемая двухпортовая память, которая может одновременно выполнять и чтение и запись по разным адресам, но это уже «товар специального назначения» и применяются она в основном в видеокартах компьютеров и прочих местах, где требуется строго одновременная работа с нею двух совершенно независимых и асинхронных по отношению друг к другу устройств. Здесь мы не будем её рассматривать.
ЗУ делятся на 2 класса – ОЗУ и ПЗУ.
4.7.1 ОЗУ
ОЗУ – оперативное запоминающее устройство, или RAM (англ. Random Access Memory). Важной особенностью ОЗУ является то, что оно хранит записанную в него информацию только тогда, когда на него подано питание. При обесточивании вся информация теряется. ОЗУ может и считывать и сохранять (записывать) информацию.
ОЗУ бывают 2-х типов – статические и динамические.
Статическое ОЗУ, СОЗУ (англ. SRAM – Static RAM) – по сути, набором триггеров плюс КС для управления ими (дешифрация адреса, схемы выборки и пр).
Как можно заметить, простейшее SRAM – регистр.
Внутреннюю структуру массива памяти RAM можно представить в виде набора синхронных D-триггеров, объединённых в матрицу – рис. 14.
Рис. 14. Обобщённая структура массива памяти RAM
Сигналы выборки строк Cx вырабатываются адресным дешифратором микросхемы. Т.к. дешифратор в каждый момент времени активирует только одну строку, то выходные элементы ИЛИ не искажают (не перемешивают данные разных строк) информацию.
Микросхемы ОЗУ имеют также управляющие входы выборки (активации) CS , чтения RD и записи WR данных. Когда микросхема не выбрана, она не реагирует на управляющие сигналы, не воспринимает информацию ША, а её ШД находится в Z состоянии. Т.е. она полностью пассивна, находится в режиме хранения информации.
Динамическое RAM строится не на основе триггеров, а на основе конденсаторов. Преимущество такой памяти – заметно меньшие физические размеры ячейки памяти (можно создавать микросхемы огромной ёмкости) и удешевить всю конструкцию по сравнению с триггерными схемами. Основной недостаток – конденсаторы, хранящие информацию, вследствие различных токов утечки управляющих схем постепенно разряжаются и теряют записанную в них информацию. Для преодоления этого используют специальные схемы регенерации, задачей которых является поддержание заряда конденсаторов.
Несмотря на кажущуюся сложность подобных конструкций, такие ОЗУ очень часто применяются. Например, любые модули памяти для компьютеров (те самые SIMM и DIMM) – это память динамического типа.
Статическая память не содержит хранящих информацию конденсаторов и, поэтому, в регенерации не нуждается.
4.7.2 ПЗУ
Любые ПЗУ (постоянные или энергонезависимые запоминающие устройства, ROM) способны хранить информацию в выключенном состоянии. Запоминающие матрицы ROM создаются не на основе триггеров или конденсаторов, а на основе специальных материалов. «Обвязка» этой матрицы (адресные дешифраторы, буферы и пр.) в принципе мало чем отличается от своих RAM-аналогов. Часто встречающееся отличие – отсутствие в микросхемах ROM сигнала записи WR . Он заменяется специальными процедурами записи, реализуемыми различными программаторами – устройствами для записи данных в ROM.
Многие современные микросхемы ROM имеют простые интерфейсы программирования.
Существует много разных типов ROM (EPROM, EEPROM, flash и т.д.). Здесь мы не будем их рассматривать.
ROM применяются для хранения программ процессоров, различной служебной (например, конфигурационной) информации. Иногда на них строят специальные дешифраторы, логика работы которых отличается от всех стандартных вариантов.
Выборка данных из ПЗУ обычно происходит медленнее, чем из ОЗУ. Это связано с внутренними технологическими особенностями запоминающей матрицы.
Поэтому, в тех случаях, где требуется высокое быстродействие, используют т.н. «теневое копирование» – содержимое ПЗУ копируется в RAM такой же конфигурации (адресность и разрядность), ПЗУ «выключается», запись в подменяющий RAM блокируется и в дальнейшем информация только считывается из быстрого RAM, которое часто называют «теневым ПЗУ».
Этот приём иногда используется в материнских платах компьютеров, где очень быстрый центральный процессор вынужден проводить достаточно много времени, ожидая поступления данных из ПЗУ BIOS.
Литература, ссылки
1. Бирюков С.А. Применение ИМС серий ТТЛ. Москва, изд. «Патриот» совместно с ред. журнала «Радио», 1992 г.
2. Генераторы импульсов — http://www.radioman.ru/shem/other/1/impuls_generators.php
Автор: Павел Негробов (hd44780)
Негробов Павел 
Опубликована: 2012 г. 
0 
1
Вознаградить Я собрал 0 0